八个入口，读懂电子设计的不同侧面。
▶ 看讲解 EDA
华大九天 10 月 8 日公告，投资约 1.49 亿元受让芯行纪股份，交易完成后预计持股 6.90%。协议于 9 月 30 日签署；本周的新信息是正式披露，目标是补齐连接逻辑设计与物理实现的布局布线工具。
事实：公告披露投资金额、预期持股比例与签约日期。宣称：华大九天希望形成工具链协同。推断：少数股权投资体现国产数字 EDA 的补链方向，但不代表已完成工具整合或取得控制权。
来源发布时间：2026-10-08（按原文日期）
在EDA²主办的IDAS 2026峰会上，合见工软发布国内首款三维芯片物理设计工具UniVista 3DIC Designer和国产先进工艺节点收敛工具UniVista NodeClosure。3DIC Designer面向逻辑折叠与真三维设计，宣称相比伪三维流程TNS平均提升31.95%、WNS提升20.65%、总线长缩短18.04%，并支持GPU加速实现30倍布局加速。NodeClosure针对国产先进工艺专属DRC约束，宣称可将某案例中20多万个DRC违例修复至几十个，并与时序协同修复。
事实：合见工软在IDAS 2026发布两款数字后端EDA产品，并给出四步设计流程、功能定位及部分实测对比数据。宣称：3DIC Designer为国内首款三维芯片物理设计工具，NodeClosure可修复国产先进工艺专属DRC并将20多万违例降至几十个，以及GPU加速30倍等性能数据。推断：这两款工具试图补齐国产数字后端在三维物理设计与先进工艺ECO收敛环节的工具链缺口，其实际量产效果仍需客户流片验证。
来源发布时间：2026-09-09（按原文日期）
2026年8月20日，第六届集成电路设计创新会议暨应用展（ICDIA 2026）在南京举行，同期发布“2026强芯评选”榜单。合见工软（上海合见工业软件集团）的数据中心级全场景超大容量硬件仿真加速验证平台UVHP获得“2026强芯TOP100——创新突破奖”产品奖项。据厂商介绍，UVHP系统规模支持1.6亿门到460亿门可调，为国产自研硬件仿真器中首台可扩展至460亿逻辑门设计的产品，并已在高性能计算、5G通信、GPU、人工智能等领域国内头部企业部署。
事实：合见工软UVHP在ICDIA 2026上获得“2026强芯TOP100——创新突破奖”，该奖项由集成电路设计创新联盟、原“核高基”国家科技重大专项总体专家组指导，ICDIA组委会主办。宣称：厂商称UVHP达到国产自研硬件仿真加速平台能效和容量的行业领先水平，系统规模支持1.6亿门到460亿门可调，为国产自研硬件仿真器中首台可扩展至460亿逻辑门设计的产品，性能可对标国际先进产品，并已在多个赛道国内头部企业落地部署。推断：硬件仿真加速器属于芯片系统级软硬件协同设计与验证的关键EDA工具，此次获奖反映国产EDA在验证环节的持续投入，但具体性能与部署规模仍需第三方验证。
来源发布时间：2026-08-26（按原文日期）
概伦电子宣布完成对启芯领航的战略投资，双方将打通芯片设计、硬件验证与高速接口IP环节，完善本土高端芯片自主可控方案。启芯领航专注数字前端EDA工具及数字IP，其硬件仿真与原型验证能力将与概伦电子的器件建模、电路仿真能力联动，形成“仿真验证+工艺实现”闭环。此前概伦电子已与鸿芯微纳在数字后端物理实现领域合作，此次投资意在补齐数字前端验证版图，构建EDA+IP双核心底座。
事实：概伦电子宣布完成对启芯领航的战略投资，双方将围绕数字前端验证、硬件仿真与高速接口IP展开协同；此前概伦电子已与鸿芯微纳在数字后端物理实现领域达成合作。宣称：概伦电子称其为“国内首家实现EDA+IP深度协同的平台化上市企业”，并称双方技术融合后可为AI算力、高性能计算、车载芯片客户提供覆盖工艺开发、电路设计、硬件仿真、原型验证、高速接口IP的全流程解决方案；启芯领航称其高速接口IP将完成先进工艺节点全面验证。推断：此次投资是概伦电子在数字后端合作之后向数字前端验证环节的延伸，意在补全从制造到设计验证的EDA工具链，但具体产品整合进度与客户落地效果尚未披露。
来源发布时间：2026-08-16（按原文日期）