八个入口，读懂电子设计的不同侧面。
▶ 看讲解 EDA
华大九天 10 月 8 日公告，投资约 1.49 亿元受让芯行纪股份，交易完成后预计持股 6.90%。协议于 9 月 30 日签署；本周的新信息是正式披露，目标是补齐连接逻辑设计与物理实现的布局布线工具。
事实：公告披露投资金额、预期持股比例与签约日期。宣称：华大九天希望形成工具链协同。推断：少数股权投资体现国产数字 EDA 的补链方向，但不代表已完成工具整合或取得控制权。
来源发布时间：2026-10-08（按原文日期）
▶ 看讲解 EDA
Cadence 10 月 7 日的技术文章提出，AI 生成的 RTL、断言、约束和 ECO 应作为工程修改进入验证流程。检查不能止于语法或单个指标，还要覆盖仿真、形式验证、等价性和下游签核，并保存可复现的输入与工具结果。
事实：这是厂商本周发布的方法文章，并非新的流片验证结果。推断：AI 扩大设计迭代规模后，批准的设计意图与可追溯证据更重要；工程师仍应依据独立检查作最终验收。
来源发布时间：2026-10-07（按原文日期）
▶ 看讲解 EDA
KiCad 项目 10 月 7 日发布 10.0.7 稳定维护版，包含关键缺陷修复和改进。更新涉及本地历史与工程保存、原理图编辑、PCB 布线和覆铜、文件导入导出等环节；这是维护更新，不是新的大版本。
事实：项目公布了维护版本及逐项修复清单。推断：相比新增功能，设计文件的完整性与可重复导出更直接影响交付；团队升级时可先用现有工程复核 DRC、覆铜和制造输出。
来源发布时间：2026-10-07（按原文日期）
▶ 看讲解 EDA
Cadence 10 月 8 日文章讨论 UCIe 3.0 在 48、64 GT/s 链路下的验证挑战，关注持续流量、成帧错误与恢复行为。文章建议结合协议检查、错误注入、压力流量和互操作性测试；这是一篇本周发布的技术解读，不代表标准在本周首次推出。
事实：文章把关注点从峰值速率扩展到协议边界与可靠性。宣称：厂商 VIP 可支持相关验证。推断：Chiplet 系统能否稳定工作，还取决于拥塞、恢复与多特性交互场景的覆盖。
来源发布时间：2026-10-08（按原文日期）
▶ 看讲解 EDA
Siemens 本周详解 Solido Layout Analyzer，介绍如何将寄生参数与版图相关效应关联到测试平台和电路性能指标。文章覆盖寄生与版图效应探索、输出影响分析和假设实验；该工具此前已在 DAC 2026 亮相，并非本周首次发布。
事实：官方文章介绍了四类分析流程。宣称：这些能力可减少版图后调试与反复修改。推断：价值在于优先定位影响性能的网络，实际收益仍须用自己的电路、PDK 和仿真条件评估。
来源发布时间：2026-10-08（按原文日期）
▶ 看讲解 EDA
Cadence 10 月 8 日梳理 UALink 协议层接口 UPLI 的信用流控：发送前确认接收缓冲空间，处理完成后归还额度。验证重点包括复位与初始化、额度耗尽后的停发恢复、多通道写协调，以及额度归还是否正确匹配。
事实：这篇方法文章说明了流控状态与验证场景，并非一项已测得的集群性能结果。推断：只测试正常吞吐会遗漏拥塞和复位边界；需要把协议检查与并发场景一起纳入回归。
来源发布时间：2026-10-08（按原文日期）
台积电在OIP北美技术研讨会上更新行业预测，称2026年全球半导体营收将达约1.7万亿美元，其中AI贡献超1万亿美元，远超2024年ISSCC上约1万亿美元的2030年预测。台积电披露N5/N3/N2新流片数量增至4倍，并介绍A14 Nanoflex、COUPE光互连路线图以及面向智能体AI的AI设计套件（ADK）框架。Cadence、Siemens EDA、Synopsys获台积电年度EDA合作伙伴奖，imec的IC-Link作为首个托管云服务加入OIP云联盟。
事实：台积电在OIP北美技术研讨会上给出2026年半导体营收约1.7万亿美元、AI超1万亿美元的预测，并披露N5/N3/N2新流片数量增至4倍、A14 Nanoflex相对N2P速度提升14%功耗降低23%、COUPE路线图以及ADK框架；Cadence、Siemens EDA、Synopsys获年度EDA合作伙伴奖，imec的IC-Link加入OIP云联盟。宣称：上述营收预测与性能数字均为台积电在会上的表述，尚未经独立验证。推断：ADK与AI驱动流程、以及IC-Link支持混合伙伴EDA工作流，意味着EDA工具链正围绕AI辅助设计和云端协同演进，对设计、验证与工艺设计接口有直接意义。
来源发布时间：2026-09-29（按原文日期）
Synopsys 与 OpenAI 于 2026 年 9 月 30 日宣布达成多年战略合作，将联合开发名为 GPT-Synopsys 的专用模型，用于执行半导体设计工作流。双方称该模型将学习像专家工程师一样操作 Synopsys EDA 工具、解读输出并迭代优化设计，目标覆盖 PPA 优化、时序与验证收敛等任务。合作包含收入分成与联合市场推广安排，模型运行在 OpenAI 托管基础设施上，并与 Synopsys.ai 及 Synopsys Autopilot 深度集成。
事实：新闻稿明确这是一项多年战略合作，双方将联合开发 GPT-Synopsys，并包含收入分成与联合上市安排；模型将运行在 OpenAI 托管基础设施上，并与 Synopsys.ai 和 Synopsys Autopilot 集成；早期技术合作已与领先半导体客户展开。宣称：Synopsys 与 OpenAI 称该模型将“像专家工程师一样”操作 EDA 工具、解读输出并迭代优化设计，从而加速 PPA 优化与验证收敛；双方还宣称将提供企业级安全、治理与访问控制，客户数据不用于训练模型。推断：若该合作按宣称落地，可能改变 EDA 工具的使用方式与工程师工作流，但新闻稿未披露具体客户、性能数据或发布时间，实际效果仍需验证。
来源发布时间：2026-09-30（按原文日期）
新思科技（Synopsys）公布了一组领域专用的长时程智能体（long-horizon agents），宣称可跨验证、系统验证、实现、模拟、制造、仿真与分析等环节进行推理、规划并执行多步工程工作流。新思科技同时与OpenAI签署多年协议，计划开发名为GPT-Synopsys的专用模型，用于在其EDA工具上执行半导体设计工作流。同一周内，Cadence表示将其AI Super Agents与英伟达的Open Agent Safety Platform集成，为自主芯片设计工作流加入运行时控制。
事实：本周行业综述报道了新思科技发布领域专用长时程智能体组合，以及与OpenAI签署多年协议开发GPT-Synopsys；也报道了Cadence将英伟达Open Agent Safety Platform与其AI Super Agents集成。宣称：新思科技称这些智能体可跨验证、实现、模拟、制造等环节推理、规划并执行多步工程工作流；英伟达称其Sentry参考设计在BlueField-4 DPU上独立于芯片执行安全策略。推断：这些动作表明EDA厂商正把大模型能力从单点辅助推向覆盖设计流程的多步自主执行，而安全与运行时管控成为配套议题，但具体效果与工具覆盖范围尚无独立验证。
来源发布时间：2026-10-02（按原文日期）
半导体工程报道指出，先进封装基板正从标准件转向高度专用化，供应商即使有闲置产能，也未必能造出满足现代封装要求的基板。基板价值增速超过出货量，AI与服务器封装推动更大尺寸、更多层数和更严苛互连，设计规则必须同时满足基板厂良率与OSAT组装能力。文章还讨论了临时键合材料、玻璃通孔、设备标准化等环节如何随基板架构变化而需要重新设计。
事实：原文报道基板供应从产能问题转向能力问题，基板价值增速超过出货量，AI与服务器封装推动大尺寸、高层数和高密度互连；设计规则需同时满足基板供应商良率和OSAT组装能力；临时键合材料、玻璃通孔衬垫、设备等需随架构调整。宣称：Intel Foundry、Amkor、Shinko、Brewer Science、Applied Materials、Lam Research等公司人士在会议中介绍各自做法与观点。推断：这些变化意味着先进封装基板正从通用商品变为架构专用部件，合格供应基础可能缩小，设备商需在技术路线未收敛前提前投资。
来源发布时间：2026-09-28（按原文日期）
新思科技与亚马逊宣布一项多年战略协议，亚马逊成为其应用优化硅IP业务的首个主要客户，并扩大对新思EDA、仿真与分析及代理式AI技术的使用。双方计划在Trainium和Graviton芯片上加速多物理场解决方案，并合作将AI应用于从硅到系统的工程工作流。新思同时采用亚马逊EC2、云存储及Bedrock来构建和部署AI应用，以加速自身IP与EDA工具开发。
事实：新闻稿称双方签署多年协议，亚马逊扩大使用新思IP、EDA、仿真与分析及代理式AI技术，并计划在Trainium和Graviton上加速多物理场方案。宣称：新思称该协议使其IP业务扩展至应用优化IP，亚马逊为首个主要客户；双方称可提升工程团队生产力并塑造AI原生工程。推断：这反映头部EDA厂商正将IP、仿真与AI代理工具打包进云厂商定制芯片流程，对设计验证与系统级协同工具链有直接意义。
来源发布时间：2026-09-30（按原文日期）
边缘AI芯片设计面临时间线错配：芯片设计周期常比AI模型迭代慢一年以上，架构必须为未知模型预留灵活性。实际性能瓶颈往往不在NPU峰值算力，而在内存带宽、延迟、功耗与数据搬运，安全也需从硬件底层构建。多家EDA与IP厂商提出异构计算、可编程数据通路、硬件软件协同设计及安全启动等应对思路。
事实：原文报道边缘AI设计存在时间线错配、内存带宽与数据搬运瓶颈、安全需从硬件起步等挑战，并引用Imagination、Infineon、Cadence、Siemens EDA、Rambus、Synopsys等厂商人士观点。宣称：Infineon称其边缘MCU具备内存扩展、低延迟与安全特性；Cadence称正通过OCP FCSA子项目推动边缘硬件开放框架标准。推断：这些讨论对芯片架构、验证与安全设计工具提出新需求，可能推动EDA工具在硬件软件协同优化与安全验证方面演进。
来源发布时间：2026-10-01（按原文日期）
新思科技宣布推出AgentEngineer解决方案，称其为业界最广泛的领域专用长周期智能体组合，覆盖验证、系统验证、实现、模拟、制造及仿真分析等流程。这些智能体构建在开放安全的Synopsys Autopilot平台上，厂商称可提升工程效率、改善设计质量并加快收敛，同时优化token效率、降低延迟。新思科技表示已有超过50项合作正在进行，计划于2026年底开放使用；富士通、英特尔、联发科、英伟达、三星、台积电等客户高管在新闻稿中给出评价。
事实：新思科技于2026年9月28日发布新闻稿，宣布AgentEngineer解决方案与Autopilot平台，覆盖验证、实现、模拟、制造、仿真分析等EDA相关工程域，并称已有50多项合作、计划2026年底可用。宣称：新思科技称该组合是“业界最广泛”的领域专用长周期智能体组合，可提升工程效率、设计质量、加快收敛并优化token效率；富士通称RTL代码生成效率提升10–30%，英特尔、联发科、英伟达、三星、台积电等合作方也给出正面评价，这些均为厂商及客户在新闻稿中的说法，未经独立验证。推断：该发布把智能体AI从任务级辅助推向跨域工作流编排，若落地，可能影响验证、实现、模拟及3DIC封装协同等EDA环节的人机分工，但实际效果与可用性仍需观察。
来源发布时间：2026-09-28（按原文日期）
新思科技与台积电宣布在A14工艺设计赋能、AI辅助工程流程、CoWoS多芯片设计及统一多物理场签核方面展开新合作。新思称其数字与模拟流程已获A14认证，并推出基于Agentic AI的模拟迁移、LLM辅助分析及Chiplet布局协同优化流程。双方还推进CoWoS上集成电压调节器（IVR）协同设计与COUPE共封装光学设计，并扩展N2P等先进工艺的IP组合。
事实：新思科技与台积电于2026年9月23日发布联合新闻稿，宣布在A14设计赋能、AI辅助EDA流程、多芯片设计、CoWoS与COUPE共封装光学、以及IP组合方面的新合作；文中提到A14认证、3DIC Compiler支持IVR协同仿真、UCIe-A 32G/40G硅验证等具体进展。宣称：新思与台积电称这些合作可加速AI与HPC系统开发、提升工程生产力、降低风险并加快上市时间；关于“agentic AI”自动化流程的效益属于厂商宣称。推断：编辑认为，此次合作将AI辅助设计、多物理场签核与先进封装协同设计进一步绑定到台积电最新工艺节点，对采用A14、CoWoS和3DFabric的AI芯片设计团队具有工具链层面的实际意义，但具体性能提升幅度尚需独立验证。
来源发布时间：2026-09-23（按原文日期）
半导体产业正从单片 SoC 转向基于芯粒的架构，同时 AI 负载从云端推理扩展到需要在真实世界中感知、推理和行动的物理 AI，自动驾驶、机器人等系统要求异构计算引擎之间持续高速传输数据。文章指出，面向处理器系统的缓存一致性互连协议与 AI 加速器产生的流量模式不匹配：一致性协议以 64 字节缓存行为单位，传输大型张量或特征图时协议开销会重复数千次，占用大量 Die-to-Die 带宽。Arteris 提出一种基于不变式 Die-to-Die NoC 接口的多芯粒 NoC 数据包传输方案，让原生 NoC 数据包直接跨芯粒边界传输，避免缓存行事务或 AXI 总线扩展带来的协议转换、延迟和缓冲开销。
事实：文章报道了当前互连架构在物理 AI 场景下的带宽与协议开销问题，并描述了 Arteris 提出的多芯粒 NoC 数据包传输接口方案，包括其不变式接口、虚拟通道和跨芯粒路由等设计要点。宣称：Arteris 称该方案可消除不必要的协议转换、减少事务开销，实现可扩展的多协议多芯粒互连，并保持安全关键部署所需的确定性、效率和长期架构稳定性。推断：该方案若被采用，可能影响芯粒间互连与先进封装协同设计的方法，对 EDA 工具在 NoC 配置、验证和 Die-to-Die 接口建模方面提出新需求，但文章未给出具体产品版本、性能数据或客户落地信息。
来源发布时间：2026-09-24（按原文日期）
在EDA²主办的IDAS 2026峰会上，合见工软发布国内首款三维芯片物理设计工具UniVista 3DIC Designer和国产先进工艺节点收敛工具UniVista NodeClosure。3DIC Designer面向逻辑折叠与真三维设计，宣称相比伪三维流程TNS平均提升31.95%、WNS提升20.65%、总线长缩短18.04%，并支持GPU加速实现30倍布局加速。NodeClosure针对国产先进工艺专属DRC约束，宣称可将某案例中20多万个DRC违例修复至几十个，并与时序协同修复。
事实：合见工软在IDAS 2026发布两款数字后端EDA产品，并给出四步设计流程、功能定位及部分实测对比数据。宣称：3DIC Designer为国内首款三维芯片物理设计工具，NodeClosure可修复国产先进工艺专属DRC并将20多万违例降至几十个，以及GPU加速30倍等性能数据。推断：这两款工具试图补齐国产数字后端在三维物理设计与先进工艺ECO收敛环节的工具链缺口，其实际量产效果仍需客户流片验证。
来源发布时间：2026-09-09（按原文日期）
2026年9月1日，合见工软在IDAS设计自动化产业峰会期间发布UniVista Verification GOAT，面向数字芯片验证任务，以专业Agent体系围绕工程目标执行分析、工具调用与项目工程操作调度。该产品家族包括UVH/GOAT、UVS/GOAT、UVD/GOAT、VPS/GOAT，可与UDA 3.0组合，也支持通过开放接口接入客户自有Agent及既有工作流。合见工软称，UVD/GOAT在60个调试Benchmark上根因定位表现优于所对比的开源Agent方案，UDA在RTLLM v2评测集上RTL代码生成通过率为88%。
事实：合见工软于2026年9月1日在IDAS设计自动化产业峰会期间举办新品发布会，发布UniVista Verification GOAT，并介绍UVH/GOAT、UVS/GOAT、UVD/GOAT、VPS/GOAT及UDA 3.0的产品能力与协同方式。宣称：合见工软称UVD/GOAT在60个调试Benchmark上根因定位表现优于所对比的开源Agent方案，UDA在RTLLM v2评测集上单次代码生成通过率为88%，OpenCode方案为72%。推断：该产品将AI Agent与硬件验证、仿真、调试、回归管理等EDA工具链结合，属于AI×EDA方向，对数字芯片验证流程的自动化与智能化有明确意义。
来源发布时间：2026-09-10（按原文日期）
在IDAS 2026峰会上，合见工软发布了AI原生电子系统设计平台UniVista Archer AI+及多款EDA新品，覆盖数字验证、MBIST、3DIC设计等环节。该平台采用六层架构，支持自然语言驱动原理图设计、全量API开放与企业自定义AI Skill，宣称可将建库周期从小时级缩短至分钟级。公司同时强调AI辅助而非全自动，指出大模型对PCB复杂图形识别仍有局限，企业应理性看待AI能力边界。
事实：合见工软在IDAS 2026上发布了UniVista Archer AI+等系列产品，并介绍了其六层技术架构与AI特性。宣称：建库周期由小时级缩短至分钟级、原理图任务从10-20分钟缩短至1-3分钟等效率提升数据来自厂商演讲。推断：该平台将AI能力嵌入系统级硬件设计流程，可能推动国产EDA在板级与系统级设计领域的智能化转型，但实际效果需经市场验证。
来源发布时间：2026-09-10（按原文日期）
2026年8月20日，第六届集成电路设计创新会议暨应用展（ICDIA 2026）在南京举行，同期发布“2026强芯评选”榜单。合见工软（上海合见工业软件集团）的数据中心级全场景超大容量硬件仿真加速验证平台UVHP获得“2026强芯TOP100——创新突破奖”产品奖项。据厂商介绍，UVHP系统规模支持1.6亿门到460亿门可调，为国产自研硬件仿真器中首台可扩展至460亿逻辑门设计的产品，并已在高性能计算、5G通信、GPU、人工智能等领域国内头部企业部署。
事实：合见工软UVHP在ICDIA 2026上获得“2026强芯TOP100——创新突破奖”，该奖项由集成电路设计创新联盟、原“核高基”国家科技重大专项总体专家组指导，ICDIA组委会主办。宣称：厂商称UVHP达到国产自研硬件仿真加速平台能效和容量的行业领先水平，系统规模支持1.6亿门到460亿门可调，为国产自研硬件仿真器中首台可扩展至460亿逻辑门设计的产品，性能可对标国际先进产品，并已在多个赛道国内头部企业落地部署。推断：硬件仿真加速器属于芯片系统级软硬件协同设计与验证的关键EDA工具，此次获奖反映国产EDA在验证环节的持续投入，但具体性能与部署规模仍需第三方验证。
来源发布时间：2026-08-26（按原文日期）
2026年8月13日至17日，第九届中国研究生创“芯”大赛决赛在南方科技大学举行，合见工软通过专项命题和开放UDA平台支持参赛团队完成RISC-V处理器设计与验证。合见工软称UDA是国内首款基于全部自主研发EDA架构的智能体EDA工具，可自主完成RTL设计、验证、纠错与优化全流程。多位高校指导老师反馈UDA的RTL_Eval闭环评估、TestBench自动生成和对话记录导出等功能有助于提升开发效率。
事实：合见工软连续多年支持中国研究生创“芯”大赛，本届设置专项赛题并开放UDA平台，获奖名单和高校教师评价均在原文中报道。宣称：合见工软称UDA为“国内首款基于全部自主研发EDA架构上的领先智能体EDA工具”，能自主完成RTL设计、验证、纠错与优化全流程；高校教师对平台效率的评价属于使用方反馈。推断：该活动反映国产EDA厂商通过产教融合推广AI辅助设计工具，但UDA的实际性能与“首款”定位仍需独立验证。
来源发布时间：2026-08-27（按原文日期）
合见工软与东方算芯联合宣布，东方算芯新一代3D算力芯片中集成了合见工软的UCIe芯粒互连IP，双方完成技术适配与联合验证。双方称攻克了UCIe在3D垂直堆叠场景下的信号完整性、链路初始化训练、缺陷容错与测试等工程难题，实现不同算力Die间高速数据交互。合见工软表示其UCIe IP针对3D堆叠完成物理层、链路层适配，并优化了PHY面积、BUMP排布与测试调试架构。
事实：合见工软与东方算芯联合发布消息，称东方算芯新一代3D算力芯片集成了合见工软UCIe芯粒互连IP，双方完成技术适配与联合验证。宣称：双方称攻克UCIe在3D垂直堆叠场景下的信号完整性、链路初始化训练、缺陷容错、测试等工程难题，并“有效实现了3D算力芯片的规模商用”；合见工软称其UCIe IP为“世界一流水平”并完成PHY面积、BUMP排布、测试调试架构优化。推断：该合作属于芯粒互联IP与3D堆叠芯片设计的协同，涉及设计接口与封装协同，对国产Chiplet/先进封装EDA与IP生态具有参考意义；但“规模商用”等表述来自厂商，尚无独立第三方验证。
来源发布时间：2026-08-19（按原文日期）
概伦电子宣布完成对启芯领航的战略投资，双方将打通芯片设计、硬件验证与高速接口IP环节，完善本土高端芯片自主可控方案。启芯领航专注数字前端EDA工具及数字IP，其硬件仿真与原型验证能力将与概伦电子的器件建模、电路仿真能力联动，形成“仿真验证+工艺实现”闭环。此前概伦电子已与鸿芯微纳在数字后端物理实现领域合作，此次投资意在补齐数字前端验证版图，构建EDA+IP双核心底座。
事实：概伦电子宣布完成对启芯领航的战略投资，双方将围绕数字前端验证、硬件仿真与高速接口IP展开协同；此前概伦电子已与鸿芯微纳在数字后端物理实现领域达成合作。宣称：概伦电子称其为“国内首家实现EDA+IP深度协同的平台化上市企业”，并称双方技术融合后可为AI算力、高性能计算、车载芯片客户提供覆盖工艺开发、电路设计、硬件仿真、原型验证、高速接口IP的全流程解决方案；启芯领航称其高速接口IP将完成先进工艺节点全面验证。推断：此次投资是概伦电子在数字后端合作之后向数字前端验证环节的延伸，意在补全从制造到设计验证的EDA工具链，但具体产品整合进度与客户落地效果尚未披露。
来源发布时间：2026-08-16（按原文日期）